跳到主要內容區塊 :::
主(協)辦機關 國家科學及技術委員會

智慧終端半導體製程與晶片系統研發計畫(107年度辦理情形)

開始於107年01月01日結束於107年12月31日

目前進度

啟動囉
107/01/01
  (第1年 / 1年)
   
   
   
完成了
107/12/31
計畫類別
科技發展
管制級別
部會管制
管考週期
季報

計畫摘要

1070607:補助學界研發計畫及環境建置
彙整學界研發成果、提供晶片及系統設計與製作服務、提供先進奈米元件技術服務

年度目標

有鑑於產業強調高度整合與多元應用,需進行異質晶片、元件、通訊、與應用服務之整合,晶片與系統設計扮演重要角色。本計畫將朝向前瞻感測元件、電路與系統,下世代記憶體設計,感知運算與人工智慧晶片,物聯網系統與安全,無人載具與AR/VR應用之元件、電路與系統,新興半導體製程、材料與元件技術等六項主題發展。另外,為支援各項研究主題之執行,將分別由(1)國家實驗研究院晶片系統設計中心(CIC)推動前瞻晶片系統設計、製作、量測及系統整合環境建置與服務;(2)國家實驗研究院奈米元件實驗室(NDL)發展包含「環境感知」、「機器學習」、「高速運算能力」等具智慧系統特徵的半導體應用製造驗證技術,強化元件製造在材料、製程、結構等先進元件技術開發,建立可應用於下世代元件製程服務平台。

重要執行成果

1.智慧終端關鍵自主技術研發與高階人才培育
(1)20群研究團隊與國研院投入技術研發及研究環境建置
(2)約500位碩博士研發人才參與計畫執行
(3)國內(外)期刊與研討會論文55篇,國內外專利通過5件
(4)3件關鍵技術參與2018年未來科技展
2.業界參與實際情形
(1)已有62家企業簽署合作意向書參與計畫執行
(2)統亞電子提供博士生獎學金參與成大研究計畫
(3)產學合作衍生案(產學加值計畫)2件
3.國際合作交流
邀請執行ERI(美國電子復興計畫)的教授Prof. Kaushik Roy與Prof. Nan Sun來臺交流。
4.環境建置
國家實驗研究院台灣半導體研究中心分別在晶片及系統設計與先進奈米元件製作等環境建置與服務上完成以下事項:
(1)與ARM 、NVIDIA 、Synopsys、Cadence、晶心等公司合作進行軟硬體建置設計環境
(2)已完成指標性半導體公司關鍵技術服務鏈結與工業級半導體元件電路整合環境規劃
(3)完成AI SOC平台建置及AI SOC晶片下線
(4)完成AI 實驗室(AI Lab)建置

智慧終端半導體製程與晶片系統研發計畫
107年實際執行趨勢圖
 年累計執行進度(%)  年計畫經費達成率(%)
計畫進度

年累計預定進度(a)(%)

年累計實際進度(b)(%)

進度比較(b-a)(百分點)

 

計畫進度

計畫進度

總累計預定進度(A)(%)

總累計實際進度(B)(%)

總累計進度比較(B-A)百分點

計畫進度

經費使用

年計畫經費(c)(千元)

年累計執行數(d)(千元)

年計畫經費達成率(d/c*100%)(%)

經費使用

經費使用

總計畫經費(C)(千元)

總累積執行數(D)(千元)

總計畫經費達成率(D/C*100%)(%)

經費使用

註1、年計畫經費達成率=截至目前之年累計執行數/本年度年計畫經費*100%
註2、本頁面圖表配合計畫管制週期進行更新調整,若管制週期為季報或半年報,可能出現部分月份為空白之情形。
註3、部分計畫之推動未編列年計畫經費,可能造成年計畫經費達成率為0的情形。

留言總數 0留言 0 關注


展開
另開新視窗前往全民來join粉絲團